

UART RX 설계

Lab 요약

이 실습에서 uart를 통하여 수신하는 수신 데이터를 복원하는 코드를 작성한다.
복원된 수신 데이터는 7-segment에 출력한다.

실습목적

- UART protocol 이해
- uart rx 구현의 위한 필요 구성 요소 도출
- 구성요소 코드 작성 및 검증
- uart rx 전체 시스템 구성 및 Simulation, 보드 동작 검증
- Parameter를 사용한 simulation, 보드검증 시간 조정
- 수신값 7-segment 출력


개요

이 실습에에서는 uart protocol을 이해하고 uart rx 를 verilog를 이용하여 구현한다. uart 를 통하여 수신한 데이터를 7-segment에 출력한다.

uart_rx 데이터 복원 방안

- 데이터를 위한 기준 신호가 없다.
- Baud rate에 의하여 1 bit 신호를 수신한다.
- Start 신호가 있다. 1 baud rate동안 Low 유지
- Baud rate x 16 over sampling clock을 생성하여 데이터 복원
- LSB가 가장 먼저 수신된다.



uart_rx 전체 시스템



uart_rx 구성도



display 구성도



1.1 my_uart_rx 프로젝트 생성

1.2 disp.v 코드 추가

1.3 uart_baud_gen 코드 작성

입력 신호 : rst, clk
출력 신호 : baud_x16_en

clock을 baud_rate x 16으로 나누어 baud_x16_en 신호를 생성.
Counter를 이용하여 baud_rate x 16 마다 en 신호 생성
parameter baud_rate 정의
parameter CLK_FREQ 정의

1.4 uart_rx_ctl 코드 작성

입력신호 : rst, clk, rxd, baud_x16_en
출력신호 : rx_rdy, rx_data[7:0]

- fsm
- over_sample_cnt_done 신호 생성
- bit_cnt_done 신호 생성

- parity check

1.5 uart_rx 코드 작성

uart_baud_gen, uart_rx_cntl instantiation

1.6 tick_gen 코드 작성

입력신호 : rst, clk
출력신호 : tick (100ms)

Counter를 이용하여 100 ms 마다 enable되는 tick 신호 생성
Clock frequency를 100으로 나누어 counter를 이 값 - 1 될때마다 tick신호 생성하고 counter를 초기화 (0) 하면 됨

1.7 display 코드 작성

입력신호 : rst, clk, rx_rdy, rx_data[7:0]
출력신호 : an[6:0], ca

- rx_rdy와 rx_data 신호를 이용하여 digit_1, digit_10 신호 생성
- tick_gen, dis_module instantiation

1.8 uart_rx_top 코드 작성

입력 : rst, clk, rxd
출력 : an[6:0], ca, error

uart_rx, display instantiation

1.9 simulation 코드 작성

- parameter 로 clock period 정의
- reg 로 rst, clk, rxd
- wire [6:0] an
- wire error, ca
- uart_top instantiation
- baud_rate, clock frequency 정의
- rst, clock 생성 코드 작성
- baud rate bit en 신호 생성 코드 작성
- rxd 신호 생성 코드 작성

start	Bit0	Bit1	Bit2	Bit3	Bit4	Bit5	Bit6	Bit7	parity	stop
-------	------	------	------	------	------	------	------	------	--------	------

Repeat 문 사용

1.10 simulation

- testbench 신호 확인
rst, clk, rxd, bit_en
- uart_rx 신호
rx_rdy, rx_data 확인
문제가 있을 경우 추가 신호 확인
Fsm, bit_count, over_sample_cnt,

1.11 synthesis, open synthesized design

- i/o planning

1.12 generate bitstream

1.13 open hardware manager